Проект LATENTRED представляет собой амбициозную задачу создания полностью открытого и управляемого Ethernet-свитча в формате 1U, разработанного с нуля. Вторая часть серии посвящена разбору линейной карты с 24 портами QSGMII, которая обеспечивает основную фронтальную связь на стороне периферии, за исключением портов uplink и управления. Два таких модульных устройства покрывают работу с основной массовой сетевой инфраструктурой, предоставляя высокоскоростные подключения с оптимальной аппаратной архитектурой. Первое, что обращает на себя внимание при взгляде на линейную карту, — это тщательно продуманное расположение компонентов, которое спроектировано с учетом равномерной симметрии, хотя физические ограничения и характеристики некоторых компонентов вносят небольшие вариации. Рабочее поле линейной карты представлено тремя восемь-портовыми RJ45-портами Link-PP LPJT476156AENL, которые выделяются высокой стоимостью — около 33 долларов за штуку, уступая лишь интегральным схемам PHY, цена которых превышает 40 долларов.
Выбор таких интерфейсных модулей обусловлен необходимостью высокой плотности подключения вместе с надежностью и поддержкой интегрированной магнитной изоляции. Сердцем линейной карты выступают два 12-портовых QSGMII PHY Microchip VSC8512, являющихся в настоящее время единственными доступными в открытом доступе 12-портовыми решениями с незашифрованной документацией. Несмотря на технологическую зрелость (65-нм технологический процесс), эти микросхемы отлично справляются с задачами управления потоками данных на средней скорости, в хорошем соотношении с требованиями проекта. Особенностью этих PHY является использование LVCMOS25 в их цифровых GPIO-интерфейсах, что создает определенные трудности при интеграции с другими частями системы, где обычно применяются LVCMOS33 или LVCMOS18. Для диагностических и тестовых целей на каждом PHY размещён JTAG-коннектор с разъемом на основе Xilinx 2x7, который пока не использовался в процессе испытаний, но служит для удобства проверки целостности и функционирования микросхемы при необходимости.
Важной частью конструкции являются интерфейсы передачи высокоскоростных сигналов. Каждому PHY в линейной карте соответствует по три QSGMII 5 Гбит/с канала, в сумме шесть линий, соединяющих модуль с основным FPGA-управлением. Для передачи сигналов применена так называемая архитектура «flyover», позволяющая использовать недорогой PCB-материал Shengyi S1000-2M без значимых потерь сигнала из-за длины трасс. Передача сигналов через дифференциальные пары 100 Ом осуществляется с использованием разъёмов Samtec ARF6 и SMPM, позволяющих как обеспечить надежное физическое соединение, так и включить возможность вывода восстановленного тактового сигнала для целей тестирования и валидации. Питание линейной карты реализовано через четыре отдельных DC-DC модуля Murata MYMGK00504ERSR, каждый из которых отвечает за определенную шину питания на плате: 3.
3В, 2.5В, 1.0В цифровую и 1.0В аналоговую. Такой подход обеспечивает четкое разделение источников энергии в зависимости от специфики нагрузки и требований к шумам, что особенно критично для чувствительных аналоговых цепей SERDES и PHY.
Кроме того, питание подготавливается от одного входного 12В разъема типа Molex Mini-Fit Jr, существенно упрощая конфигурацию подключения и обеспечивая унификацию с общей схемой питания всего свитча. Различные параметры питающих шин тщательно контролируются интегрированным MCU STM32L431, расположенным в качестве супервизора. Этот микроконтроллер отвечает за включение и последовательность подачи напряжений, а также мониторинг аварийных состояний, таких как отклонения напряжения или перегрев. Датчики температуры AT30TS74 установлены как вблизи PHY, так и вокруг блоков питания, что позволяет обеспечить эффективное тепловое управление и защиту компонентов. Важным аспектом рассмотрения является работа с помехами и качеством питания.
Измерения показали, что все шины питания поддерживаются в пределах допустимых отклонений, с низкими уровнями пульсаций и отсутствием критичных шумов, способных повлиять на работу высокоскоростных интерфейсов. Особо стоит отметить значительно очищенную 1.0В аналоговую шину, предназначенную для питания SERDES, где уровень шумов минимален. Анализ сигналов QSGMII показал успешное прохождение всех тестов сигналов как на передающей, так и на принимающей стороне. Гармоничное взаимодействие 28-нм FPGA-трансивера Xilinx GTYE4 и устаревших 65-нм PHY VSC8512 обеспечило хорошие показатели открытости глазка сигнала, гарантирующие надежную передачу данных на скорости до 5 Гбит/с.
Особое внимание уделялось подбору коэффициентов усиления и предыскажений для достижения оптимального качества сигнала и минимизации энергетических затрат. По термическим характеристикам пространство над PHY показало нагрев в допустимых пределах, хотя и с некоторым распределением температуры — второй PHY, удаленный от вентилятора, работает на пределе рекомендуемой температуры, что потребует оптимизации воздушного потока в конечном изделии. Для этого планируются как увеличение высоты радиаторов, так и внедрение направленных воздуховодов, обеспечивающих целенаправленное охлаждение наиболее нагревающихся компонентов. В процессе тестирования была выявлена единственная аппаратная ошибка, связанная с зеркальным перепутыванием правого индикатора LED на каждом из портов. Вместо полномасштабной переделки платы автор решил устранить дефект программно, используя возможности управления светодиодами через MDIO интерфейс PHY, что демонстрирует гибкость и адаптивность решения.
Стоит отметить, что линейная карта LATENTRED демонстрирует высокую стабильность и надежность работы, в частности благодаря использованию проверенных архитектурных решений предыдущего проекта LATENTPINK. Совместимость с распространенными стандартами и модульность сборки позволит масштабировать систему и адаптировать к разным требованиям центров обработки данных и предприятий. Разработка открытого свитча с подобным уровнем интеграции и прозрачности в аппаратной части дает неоспоримые преимущества в плане адаптируемости, кастомизации и повышения безопасности эксплуатации. Возможность детальной проверки всех этапов проектирования и контролируемого выпуска значительно снижает риски, связанные с применением закрытых и дорогостоящих решений. Продолжающийся процесс испытаний и доводки аппаратной платформы направлен на подготовку к крупносерийному производству и последующему выпуску финальных версий, обеспечивающих полный спектр сетевых функций, включая дистанционное управление, мониторинг и диагностику с максимальной степенью открытости для сообщества разработчиков и пользователей.
Концепция LATENTRED — это пример инновационного подхода к созданию современной сетевой инфраструктуры, основанной на открытых технологиях, сочетающей в себе высокую производительность, эффективную энергоэксплуатацию и прозрачность всех процессов проектирования. Такой подход позволит развивать экосистему вокруг другого взгляда на сетевые устройства, выходя за рамки проприетарных камер и открывая путь для новых идей и решений в мире сетевых технологий.
