Raspberry Pi Pico с микроконтроллером RP2040 прочно занял позицию одного из самых доступных и функциональных решений для создания разнообразных встраиваемых систем и DIY проектов. Одной из интересных возможностей платформы является эмуляция последовательной SPI оперативной памяти (SPI RAM), которая расширяет потенциал использования устройства и открывает новые горизонты для производителей и энтузиастов. Рассмотрим подробно, что представляет собой данная технология, как она реализована на уровне оборудования и ПО, а также какие преимущества и ограничения несет в себе. Последовательная SPI RAM – это тип внешней оперативной памяти, которая взаимодействует с микроконтроллером по единой линии передачи данных с использованием последовательного протокола SPI. Решения подобного типа известны, например, в виде чипов 23LC512 или других SRAM чипов, которые применяются для расширения памяти систем реального времени, буферизации данных или хранения временных массивов.
В традиционном понимании для работы подобной памяти нужно отдельное физическое устройство, однако с появлением мощных и гибких микроконтроллеров стало возможным эмулировать SPI RAM программными методами с использованием внутренних ресурсов микроконтроллера. Эмуляция SPI RAM на RP2040 базируется на специализированной реализации, которая позволяет Pico выступать как полноценное устройство SPI RAM, принимая команды от внешнего SPI мастера и обрабатывая запросы аналогично физической памяти. Проект реализован на языке C/C++ с использованием возможностей PIO (Programmable Input/Output) и DMA (Direct Memory Access), что обеспечивает высокую пропускную способность и соблюдение жёстких временных требований протокола SPI. Протокол SPI, поддерживаемый этой реализацией, соответствует режимам 0 и 3, где данные передаются по обоим направлениям на фронте тактового сигнала. Эмулятор реализует основные команды стандартной SPI RAM: READ (0x03), WRITE (0x02) и FAST READ (0x0B).
READ команда позволяет считывать данные последовательно без задержек, WRITE – записывать их в память, а FAST READ вводит дополнительные dummy-циклы для повышения максимальной частоты передачи, что важно для высокоскоростных применений. Адресация памяти организована через 16-битный адрес, который передаётся в формате MSB first. При чтении или записи данные не должны выходить за пределы выделенного региона памяти, который в рамках реализации занимает 64 КБ и размещен по фиксированному адресу в оперативной памяти RP2040 (0x20030000). Структура адреса учитывает выравнивание операций для максимизации производительности: например, для aligned READ (адрес кратен 4) достигается более высокая скорость благодаря использованию 32-битной передачи с помощью DMA. Для обеспечения необходимой скорости и точности обработки сигналов ключевым элементом реализации служит использование программируемых PIO блоков микроконтроллера RP2040.
Два PIO запускаются параллельно: один отвечает за приём и обработку команд и адресов, другой – за передачу данных во внешнюю линию SPI. Такой подход снижает нагрузку на основной CPU-ядро и позволяет достигнуть стабильных временных характеристик, которые критичны при эмуляции RAM. Обработка команд и контроль над процессом возложены на второе ядро RP2040 (core1), которое работает в режиме постоянного ожидания входящих сигналов SPI CS. Ядро выполняет точный анализ входящих байт, распознает тип операции, формирует адресные запросы и управляет запуском DMA каналов для передачи данных из/в заданную область памяти. Отказ от использования прерываний обеспечивает минимальные задержки и высокий приоритет выполнения, что особенно важно для избежания ошибок синхронизации.
Команда READ требует абсолютной минимальной задержки между приёмом адреса и передачей данных. Для этого реализована хитрая схема, в которой уже частично сформированный адрес дополняется маской и передается через DMA для подачи к PIO передачи. При этом PIO, читая последние биты адреса, корректно отбрасывает лишние данные, если операция начинается с невыравненного адреса. WRITE команда проще: данные записываются в память через DMA напрямую из принимающего PIO, который целенаправленно считывает байты данных до окончания операции. Особый случай представляет FAST READ, где после адреса следуют dummy-циклы задержки.
Для реализации этого протокола во время выполнения программа PIO динамически переходит в режим ожидания дополительных тактов перед активной передачей данных. Такой хак позволяет повысить допустимую частоту SPI до 15.6 МГц при системном такте 125 МГц, что значительно превышает скорость стандартного READ. Интеграция SPI RAM эмулятора в собственные проекты достаточно гибкая. Для этого необходимо включить в сборку ключевые файлы проекта (sram.
c, sram.h, spi.pio, sram.pio) и добавить необходимые настройки в CMakeLists.txt для использования специального скрипта линковщика, резервирующего участок памяти под эмулируемую RAM.
Также требуется настроить выводы GPIO и при необходимости параметры DMA и PIO, что описано в файле sram.h. Главная функция инициализации setup_simulated_sram() запускает всю систему и задействует core1 для обслуживания SPI протокола. Несмотря на обширный набор возможностей, данная реализация имеет ряд ограничений. Во-первых, время между последовательными операциями, когда линия CS должна оставаться в спокойном высоком состоянии, не жестко регламентировано, что может вводить неопределённость при очень высоких скоростях обмена.
Во-вторых, нельзя прерывать операцию до начала передачи данных, иначе состояние шины и памяти может стать неконсистентным. В-третьих, поддерживается исключительно стандартный SPI режим без расширений DSPI или QSPI, что ограничивает масштабируемость и интеграцию с более сложными SPI мастерами. С другой стороны, плюсы очевидны – использование внутренних ресурсов RP2040 вместо дополнительной физической RAM снижает материальные затраты и упрощает проектирование аппаратной части. Высокая скорость и плавный обмен данными с минимальной нагрузкой на ядро гарантируют стабильность и хорошую отзывчивость системы, особенно в проектах с необходимостью буферизации больших объемов данных или с реалтайм-обменом. Вызовы для разработчиков включают необходимость детального понимания работы DMA, PIO и микроархитектуры RP2040, что требует определённого опыта в встраиваемом программировании и конфигурации низкоуровневых компонентов микроконтроллера.
