В мире полупроводниковых технологий, развитие и оптимизация проектирования интегральных схем становятся все более важными. В последние годы спрос на решения, способные обрабатывать колоссальные объемы данных и вычислений, значительно возрос, особенно с развитием приложений искусственного интеллекта. Чтобы удовлетворить эти потребности, TSMC (Taiwan Semiconductor Manufacturing Company) и Cadence Design Systems объявили о новой совместной инициативе, направленной на создание более эффективных проектных потоков для современных узлов и технологий 3D-IC. Cadence, признанный лидер в области автоматизации проектирования электронных устройств (EDA), уже давно сотрудничает с TSMC, и их новые совместные усилия направлены на оптимизацию производительности продуктов и повышение производительности рабочей силы для проектирования на основе ИИ. В рамках этого партнерства TSMC сертифицировала проектные потоки Cadence для самых последних процессоров, включая N3 и N2P, что позволяет проектировщикам эффективно использовать передовые технологии.
В техническом мире понятие "PPA" (power, performance, area — мощность, производительность и площадь) становится основополагающим для оценки эффективности и стоимости проектируемых чипов. Cadence и TSMC сосредоточены на оптимизации этих показателей с использованием самых современных разработок. Новации включают функции, такие как обратная маршрутизация, которые ранее не были доступны, что позволяет еще лучше адаптировать проектирование под современные требования. Еще одним значимым новым элементом является внедрение платформы Cadence.AI, которая применяет технологии ИИ для автоматизации процессов проектирования, как цифровых, так и аналоговых.
Это позволит повысить производительность и повысить качество конечных результатов. Платформа Cadence.AI охватывает все аспекты проектирования и верификации, от концепции до финального продукта. Важными компонентами этого сотрудничества являются три ключевые области. Во-первых, Cadence Cerebrus Intelligent Chip Explorer использует ИИ для нахождения оптимального PPA в цифровом проектировании.
Это не только ускоряет процессы проектирования, но и уменьшает количество ошибок, что критично в условиях высокой конкуренции. Во-вторых, платформа Joint Enterprise Data and AI (JedAI) применяет генеративный ИИ для анализа и отладки проектирования, что улучшает анализ PPA. Наконец, Virtuoso Studio от Cadence позволяет мигрировать устаревшие аналоговые и кастомные дизайны на современные технологические узлы при проведении оптимизации схем и анализа Монте-Карло с высоким уровнем уверенности. Особое внимание уделяется 3D-IC технологиям, которые становятся все более актуальными в связи с растущими требованиями к производительности и плотности подключения. Платформа Cadence Integrity 3D-IC объединяет различные аспекты проектирования, включая упаковку, аналоговую и цифровую реализацию.
Это создает условия для эффективного проектирования 3D-IC решений. Еще одной важной задачей, над которой работают TSMC и Cadence, является разработка нового маршрутизатора для соединений "die-to-die" и "die-to-substrate", что будет способствовать внедрению технологий TSMC 3DFabric. Параллельно с функционированием платформы Integrity 3D-IC, TSMC и Cadence также будут проводить анализ деформаций и напряжений в 3DFabric, что позволит более точно предсказывать и управлять изменениями, которые могут возникнуть в процессе эксплуатации устройств. Финансовые и инженерные последствия термической и электрической нагрузки на проектируемые решения обязуют компании уделять этому аспекту особое внимание, что осуществляется в рамках Cadence Integrity 3D-IC. В дополнение к вышеуказанным технологическим новшествам, Cadence разработала обширный портфель критически важных IP-решений для эффективного перемещения данных между чиплетами и центрами обработки данных.
В числе новинок — Universal Chiplet Interconnect Express (UCIe) 1.0, PCI Express (PCIe) 6.0 и GDDR7 на TSMC N3, которые обеспечивают лучшее сочетание цены и производительности для интерфейсов на базе ИИ, как в центрах обработки данных, так и на границах сетей. С учетом роста содержания кремния в современных автомобилях, TSMC и Cadence также начинают работать в автомобильной отрасли. Проектирование для автомобилей с высокими требованиями к надежности и функциональности становится все более сложной задачей, и разработка IP для текущих и будущих технологических узлов, таких как TSMC N5A и N3A, является критически важной задачей.
Совместная работа TSMC и Cadence также охватывает новые технологии облачных решений, позволяющие сократить сроки разработки. Путем объединения облачных решений Cadence с передовыми процессорами TSMC, пользователи получают возможность значительно ускорить проектирование, применяя широкий спектр доступных облачных инструментов. По словам Чин-Чи Тенга, старшего вице-президента и генерального директора группы Digital & Signoff в Cadence, «Мы революционизируем будущее проектирования кремниевых чипов с помощью программного обеспечения EDA на основе ИИ, которое поддерживает передовые процессорные технологии TSMC. Наше продолжающееся сотрудничество в области инновационных решений для таких технологий, как TSMC A16 и 3Dblox, прокладывает путь к фабрикам искусственного интеллекта завтрашнего дня». Дэн Кохпачарин, глава управления экосистемами и альянсами в TSMC, отметил, что «в сотрудничестве с Cadence мы успешно реализовали проектные потоки, оптимизированные для ИИ, для технологии N2 TSMC и двигаемся вперед в области проектирования 3D-IC».
Это сотрудничество подчеркивает стремление обеих компаний продвигать технологические инновации, которые будут способствовать развитию инфраструктуры ИИ. Таким образом, совместная работа TSMC и Cadence по созданию продвинутых проектных потоков и решений 3D-IC открывает новые горизонты для проектировщиков полупроводниковых устройств. В условиях постоянного роста требований к производительности, эффективности и компактности электроники эти компании нацелены на создание инновационных решений, которые будут определять будущее высоких технологий.
